骏龙科技推出基于AD9250和Intel Arria 10的JESD204B方案

日前，经过骏龙科技FAE团队高速专家的努力，完成了基于Intel FPGA Arria 10 和 ADI AD9250 之间 JESD204B ADC 接口方案的实现和成功验证。该JESD204B ADC 接口方案适合包括无线基础（GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX、TD-SCDMA）、收发器架构、软件定义无线电、便携式仪器仪表、医疗超声设备、雷达和安全通信等应用。

关于JESD204B

JESD204B 标准提供一种将一个或多个数据转换器与数字信号处理器件接口的方法（通常是 ADC 或 DAC 与 FPGA 接口），相比于通常的并行数据传输，这是一种更高速度的串行接口。该接口速度高达12.5Gbps/通道，使用帧串行数据链路及嵌入式时钟和对齐字符。它减少了器件之间的走线数量，降低了走线匹配要求，并消除了建立与保持时序约束问题，从而简化了高速转换器数据接口的实施。此外，引脚数量的减少使得封装尺寸更小且布线数量更少，这些都让电路板更容易设计并且整体系统成本更低。下图是 JESD204B 接口的典型连接图。

关于AD9250

ADI 公司是 JEDEC JESD204 标准委员会的创始成员，同时开发出了兼容的数据转换器技术和工具，并推出了全面的产品路线图，从而全力帮助客户充分利用这一重大接口技术突破。ADI 公司一系列 JESD204 兼容数据转换产品，包括：HighSpeed ADC and IF/RF Receiver Products，HighSpeed DAC Products，RF Transceiver Products 以及 Clock Products。欲了解有关 ADI 公司兼容 JESD204 标准的更多产品，请访问 www.analog.com/jesd204 。

AD9250 是一个14位、170 MSPS/250 MSPS、JESD204B、双通道模数转换器，具有如下优势和特点：

• JESD204B  Subclass 0或Subclass 1编码串行数字输出

• 信噪比(SNR)：70.6  dBFS（185 MHz AIN，250 MSPS）

• 无杂散动态范围(SFDR)：88 dBc（185 MHz AIN，250 MSPS）

• 总功耗： 711 mW (250 MSPS)

• 1.8 V 单电源供电

• 1 至 8 整数输入时钟分频器

• 采样速率最高达 250 MSPS

• 中频采样频率最高达 400 MHz

• 模数转换器 (ADC) 内置基准电压源

关于Arria 10 +AD 9250 方案

经过骏龙科技FAE团队高速专家的努力，完成了基于Intel FPGA Arria 10 和 ADI AD9250 之间 JESD204B ADC 接口方案的实现和成功验证。

该演示平台实物如下图所示，采用 Intel Arria 10 FPGA 开发板 DK-DEV-10AX115S-A 和 AD9250 开发板 AD-FMCJESDADC1-EBZ。

该参考方案系统框图如下所示，2 路收发器的数据速率都是 4.915Gbps，ADI 时钟产生器 AD9517 提供 122.88 MHz 时钟给 FPGA，245.76MHz 采样时钟给 AD9250。提供给 FPGA 的 122.88MHz device_clk 时钟，用作收发器 CDR 的参考时钟（pll_ref_clk），以及作为产生 frame clock 和 link clock 的内部 PLL 的参考时钟。