现代电子系统中集成了多种电路模块，特别是FPGA应用开发中需要多个高性能灵活的时钟源，为电子工程师特别是FPGA开发工程师设计了一款USB接口的便携式可编程时钟发生器模块，小巧玲珑、携带方便，适合工程师现场调试使用。

技术特点:

1、 源晶振可灵活接插8MHz~50MHz无源晶体

2、 集成的3个PLL输出频率可配置成4.9k~500MHz

3、 高精度<1 ppm

4、 1路单端输入，3路单端输出，2路差分输出

5、 时钟输出IO标准3.3V LVTTL/ LVCMOS, LVPECL, and LVDS

6、 时钟输入IO标准3.3V LVTTL/ LVCMOS

7、 USB配置方式和供电。

8、 灵活的配置软件支持小数分频能设置各种需要的频率